今天，我们来谈谈什么是寄存器传输级的一些信息。很多朋友对寄存器传输级是什么的一些信息感兴趣。边肖今天整理了一些资料，希望对有需要的朋友有所帮助。
寄存器传输级(RTL)是同步数字电路的抽象模型。该模型是根据逻辑单元(如硬件寄存器、存储器、组合逻辑器件和总线)之间的数字信号流及其逻辑代数运算确定的。
在数字电路设计中，寄存器传输级(RTL)是同步数字电路的抽象模型。这个模型是根据硬件寄存器、存储器、组合逻辑器件、总线和其他逻辑单元之间的数字信号流及其逻辑代数运算确定的。
简介
在硬件描述语言如Verilog和VHDL中使用寄存器级抽象模型来创建实际电路的高级描述，而低级描述甚至实际电路可以从高级描述中导出。在现代数字设计中，寄存器传输级的设计是最典型的工作流程。逻辑综合工具可以根据寄存器传输级的描述构造较低级的电路描述。
寄存器传输级别描述
图中显示了一个简单的电路，它可以根据时间脉冲交替改变输出逻辑电平。左边的反相器(带点的三角形)构成组合逻辑部分，而右边的寄存器保持其当前状态。
同步电路由两个主要部分组成：寄存器和组合逻辑电路。该寄存器通常由D触发器组成，根据给定的时间脉冲执行同步定时操作。这部分使时序逻辑电路具有记忆功能。组合逻辑电路由逻辑门组成，逻辑门提供电路的所有逻辑功能。
例如，右图显示了一个非常简单的同步电路。寄存器的输出端通过一个反相器连接到它的输入端，这样每当遇到一个时间脉冲的上升沿信号时，输出端的逻辑电平就改变一次。在这个电路中，反相器构成组合逻辑电路的一部分。
如果使用硬件描述语言来设计数字集成电路，设计人员通常不会在晶体管层面进行设计，而是在更高的抽象层面进行工程设计。在硬件描述语言中，设计人员只需要声明寄存器(就像在计算机编程语言中声明变量一样)，然后在计算机编程中使用类似条件(if…then…else)和选择(case)的运算符来描述组合逻辑的功能。我们把上面层次的设计称为寄存器传输层次的设计。这个术语主要是指我们关心的是寄存器之间的信号流。
例如，上面提到的这个例子可以用下面的VHDL代码来描述：
通过使用电子设计自动化工具完成逻辑综合，上述代码描述可以直接“翻译”成等效的硬件配置。该步骤可以在ASIC或现场可编程门阵列上实现。通用逻辑工具软件还可以简化复杂的逻辑，从而降低成本。
在寄存器传输阶段，它可以分为几个电路。如果在一个寄存器的输出和输入之间有一个环路，这样的电路被称为“状态机”，通常被归类为时序逻辑电路。如果寄存器之间有连接，但没有上述的“回环”，这样的电路结构称为“流水线结构”。
在电路设计过程中的位置
寄存器级流程是集成电路设计中逻辑设计的步骤。
一个寄存器传输级的描述通常会被逻辑综合工具转换成逻辑门级电路连接网表的描述。然后，这一步的结果经过布线等步骤得到物理电路。
在这个过程中，通常使用逻辑仿真工具来验证寄存器传输级所描述的功能是否正确。
以上是关于什么是寄存器传输电平的一些信息。边肖整理的资料希望对童鞋们有所帮助。
标签：
免责声明：本文由用户上传，如有侵权请联系删除！